半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：篠部正治
Gazette classification：公開公報
Application number (International application number)：1998241317
Publication number (International publication number)：2000077547
Application date： Aug. 27, 1998
Publication date： Mar. 14, 2000
Summary：

【要約】【課題】MOSFETのソース領域、ドレイン領域および選択酸化膜をセルフアライン(自己整合)で形成し、且つ、MOSFETのソース領域、ドレイン領域とnpnトランジスタのベース領域を形成するためのドライブを同時に行う。【解決手段】レジストをマスクに、ボロン原子を窒化膜4を貫通する加速電圧でイオン注入を行い、また、リン原子を窒化膜4を貫通しない加速電圧でイオン注入を行いう。その後で、ドライブ拡散するための熱処理を同時に行い、p-ベース領域5とn- ソース領域、n- ドレイン領域7、n- 領域8、9を同時に形成する(同図(b))。つぎに、窒化膜4をマスクとして、前記のn- ソース領域6、n- ドレイン領域7と選択酸化膜10をセルフアライン(自己整合)で形成する(同図(c))。

Claim (excerpt)：

第一導電形半導体基板の表面層に、選択的に第二導電形領域を形成する工程と、第一導電形半導体基板上および第二導電形領域上に酸化膜を形成し、該酸化膜上に窒化膜を形成する工程と、該第一導電形半導体基板上および第二導電形領域上の前記窒化膜を選択的に開口する工程と、第一導電形半導体基板上と第二導電形領域上に第一のレジストを被覆する工程と、第一導電形領域上と第二導電形領域の窒化膜上の第一のレジストを開口する工程と、第二導電形不純物を該窒化膜を貫通する加速電圧で第一のイオン注入を行う工程と、前記第一のレジストを除去する工程と、第一導電形半導体基板上と第二導電形領域上に第二のレジストを被覆する工程と、第一導電形半導体基板上の第二のレジストを選択的に開口する工程と、第二導電形不純物を前記窒化膜を貫通しない加速電圧でイオン注入を行う工程とを含むことを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 21/8249 , H01L 27/06 , H01L 21/266 , H01L 21/8222 , H01L 21/331 , H01L 29/73

FI (4)：

H01L 27/06 321 A , H01L 21/265 M , H01L 27/06 101 U , H01L 29/72

F-Term (34)：

5F003BA23 , 5F003BA97 , 5F003BB06 , 5F003BJ15 , 5F003BM01 , 5F003BP04 , 5F003BP24 , 5F003BS05 , 5F003BZ02 , 5F048AA01 , 5F048AA09 , 5F048AC05 , 5F048BA01 , 5F048BB05 , 5F048BC05 , 5F048BC06 , 5F048BG12 , 5F048CA01 , 5F048CA12 , 5F048DA06 , 5F048DA07 , 5F048DA08 , 5F048DB06 , 5F048DB08 , 5F082AA02 , 5F082AA08 , 5F082AA40 , 5F082BA02 , 5F082BA04 , 5F082BA10 , 5F082BA28 , 5F082BC09 , 5F082EA09 , 5F082EA16

Return to Previous Page