Pat
J-GLOBAL ID：200903003694165405

半導体装置の製造方法

Inventor：
新井 啓一

About 新井 啓一

, 
関口 和男

About 関口 和男


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2005324911
Publication number (International publication number)：2007134448
Application date： Nov. 09, 2005
Publication date： May. 31, 2007
Summary：
【課題】テープ基板に半導体チップを両面実装する半導体装置の信頼性の向上を図る。【解決手段】テープ基板5上に第1の半導体チップ2を搭載し、さらに第1の半導体チップ2より大きな第2の半導体チップ3を搭載し、その後、テープ基板5と第1の半導体チップ2の間にアンダーフィル材4を充填し、さらにテープ基板5と第2の半導体チップ3の間にアンダーフィル材4を充填する。これにより、小さいチップに先にアンダーフィル材4を充填するため、テープ基板5の反りが少ない状態で大きいチップにアンダーフィル材4を充填することができる。その結果、大小両方のチップに対してアンダーフィル材4を確実に充填することができ、COF1(半導体装置)の信頼性の向上を図ることができる。【選択図】図6
Claim (excerpt)：
(a)テープ基板の第1の主面上に、前記第1の主面と第1の半導体チップの主面とを対向させて前記第1の半導体チップを搭載する工程と、 (b)前記(a)工程の後、前記テープ基板の第1の主面の反対側の第2の主面上に、前記第1の半導体チップより大きな第2の半導体チップを、その主面と前記テープ基板の第2の主面とを対向させて搭載する工程と、 (c)前記(b)工程の後、前記テープ基板の第1の主面と前記第1の半導体チップの主面との間にアンダーフィル材を充填し、その後、前記アンダーフィル材を半硬化させる工程と、 (d)前記(c)工程の後、前記テープ基板の第2の主面と前記第2の半導体チップの主面との間にアンダーフィル材を充填し、その後、前記アンダーフィル材を半硬化させる工程とを有することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/56 ,  H01L 21/60
FI (2)：
H01L21/56 E ,  H01L21/60 311Q
F-Term (8)：
5F044MM04 ,  5F044RR01 ,  5F044RR18 ,  5F044RR19 ,  5F061AA01 ,  5F061BA05 ,  5F061CA04 ,  5F061FA02
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM