Pat

J-GLOBAL ID：200903003698587320

半導体装置およびその製造方法

Inventor： 三輪 浩之
Applicant, Patent owner： ソニー株式会社
Agent (1)： 藤島 洋一郎
Gazette classification：公開公報
Application number (International application number)：1996213118
Publication number (International publication number)：1998041471
Application date： Jul. 24, 1996
Publication date： Feb. 13, 1998
Summary：

【要約】【課題】 誘電体膜を薄膜化した場合における容量体の信頼性を向上させることができると共に、高い容量値を確保することができる半導体装置およびその製造方法を提供する。【解決手段】 N+ 型不純物層12(下部電極)の上に酸化抑制膜14、誘電体膜15および金属層16(上部電極)がこの順で設けられ、これらにより容量体が構成されている。誘電体膜15は例えばLPCVD法により薄く形成され、成膜中に高密度に発生したピンホール15aには高温熱処理等の酸化処理により酸素18が埋め込まれている。これによりピンホール密度の増大に起因する誘電体膜15の膜質の劣化を防止することができる。また、N+ 型不純物層12と誘電体膜15との間に酸化抑制膜14が形成されていることから、上記酸化処理の際におけるN+ 型不純物層12の表面の酸化を防止することができる。

Claim (excerpt)：

半導体基板内に形成された不純物層からなる下部電極の上に誘電体膜と上部電極とが順次積層された構造の容量体を有する半導体装置において、前記容量体の誘電体膜中に発生したピンホールが所定の元素で埋められると共に、この元素に対応する反応抑制層が下部電極層と誘電体膜との間に形成されたことを特徴とする半導体装置。

IPC (4)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/283 ,  H01L 21/3065

FI (3)：

H01L 27/04 C ,  H01L 21/283 Z ,  H01L 21/302 J