Pat

J-GLOBAL ID：200903003710522132

半導体装置の製造方法

Inventor： 吉田 宏
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997226649
Publication number (International publication number)：1999067944
Application date： Aug. 22, 1997
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】 バイポーラまたはBiCMOSLSIにおいてトレンチ分離形成に要する工程を大幅に削減する。【解決手段】、複雑な工程を必要としていたトレンチ分離を他の工程と共用し、エミッタコンタクトを開口する工程と同時に酸化膜に比べシリコンのエッチングレートが十分に遅い条件エッチングを行う。その後、エミッタ電極形成時のオーバーエッチングでトレンチ部のシリコン基板をさらにエッチングして深いトレンチを形成する。

Claim (excerpt)：

半導体基板の主表面上に活性領域を画定する分離領域となる第1の絶縁膜を形成する工程と、全面に第2の絶縁膜を形成する工程と、第1のマスク工程で前記第1の絶縁膜を前記半導体基板表面が露出するまでエッチングしてトレンチを形成する工程と同時に前記第2の絶緑膜に前記半導体基板に達する接続孔を形成する工程と、全面に第1の多結晶シリコン層を形成する工程と、第2のマスク工程で前記第1の多結晶シリコン層をエッチングしてバイポーラトランジスタのエミッタ電極を形成すると同時に前記トレンチ底部の半導体基板をエッチングする工程とを備えた半導体装置の製造方法。

IPC (3)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/76

FI (3)：

H01L 27/06 321 C ,  H01L 21/76 M ,  H01L 21/76 L