Pat
J-GLOBAL ID:200903003710639897
半導体装置の保護回路
Inventor:
,
Applicant, Patent owner:
Agent (1):
恩田 博宣
Gazette classification:公開公報
Application number (International application number):1994317110
Publication number (International publication number):1996172167
Application date: Dec. 20, 1994
Publication date: Jul. 02, 1996
Summary:
【要約】【目的】パンチスルー型のブレークダウン特性を有する保護素子を使用することにより、最大電界強度を小さくでき、繰り返し耐性を大きくできる【構成】基板のpベース層13上にn+ エミッタ領域14が設けられ、pベース層13の周囲を囲むようにpソース領域18が配置されている。絶縁膜17上にはp-MOS(pチャネルMOS)のゲート電極20が設けられている。ゲート電極20とn+ コレクタ層11とは短絡されている。ゲート電極20とpソース領域18とは互いに接続されて、両者は短絡されている。p-MOSはpベース層13のpソース領域18に対向する側がドレイン、pソース領域18がソース、ゲート電極18がゲートとなる。p-MOSはパンチスルー型となっている。p-MOSのパンチスルー電圧は、パワートランジスタTRのエミッタ・コレクタ間耐圧BVCEO より低く設定されている。
Claim (excerpt):
主半導体装置のベース・コレクタ間、ゲート・ドレイン間のうちいずれか一方にパンチスルー型のブレークダウン特性をもつダイオード、MISFETのうちいずれか一方を保護素子として接続配置した半導体装置の保護回路。
IPC (6):
H01L 27/06
, H01L 23/522
, H01L 23/556
, H01L 23/60
, H01L 23/62
, H01L 29/78
FI (4):
H01L 27/06 101 P
, H01L 27/06 311 C
, H01L 27/06 311 B
, H01L 29/78 301 K
Return to Previous Page