Pat

J-GLOBAL ID：200903003733157040

半導体装置の製造方法

Inventor： 中山 良三
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1992270181
Publication number (International publication number)：1994120453
Application date： Oct. 08, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】 (修正有)【構成】本発明の半導体装置の製造方法は、被酸化性膜をマスクとして用い、第1のゲート酸化膜202を除去し、続いて第2のゲート酸化膜を形成する際に同時に被酸化性膜も酸化され、第1の領域B上では酸化された被酸化性膜と第1のゲート酸化膜とが一体になって厚いゲート酸化膜が、第2の領域A上では第2のゲート酸化膜による薄いゲート酸化膜とが形成される。【効果】本発明の半導体装置の製造方法は、エッチングむらやチャネル領域の汚染等を防止しつつ同一ウェーハ上に複数の膜厚のゲート酸化膜をつくり分けることが可能になる。

Claim (excerpt)：

半導体基板表面の第1の領域及び第2の領域に異なる厚さのゲート酸化膜を形成する半導体装置の製造方法において、前記第1の領域及び前記第2の領域の前記半導体基板表面を酸化することにより第1のゲート酸化膜を形成する第1の酸化工程と、前記第2の領域以外の前記第1のゲート酸化膜上に被酸化性膜を形成する工程と、前記被酸化性膜をマスクとして前記第2の領域上の前記第1のゲート酸化膜を除去する工程と、前記被酸化性膜を酸化し、これと同時に前記第2の領域の前記半導体基板表面を酸化することにより第2のゲート酸化膜を形成する第2の酸化工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 27/115 ,  H01L 27/088 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 434 ,  H01L 27/08 102 C ,  H01L 29/78 371