Pat

J-GLOBAL ID：200903003739805753

SRAMセル

Inventor： 清水 隆好
Applicant, Patent owner： 株式会社リコー
Gazette classification：公開公報
Application number (International application number)：2005065896
Publication number (International publication number)：2006252639
Application date： Mar. 09, 2005
Publication date： Sep. 21, 2006
Summary：

【課題】本発明は、ROM領域を混載するSRAMセルに関する。【解決手段】SRAMセル1は、2個のゲートFETQ11、Q12と、2個のPchFETQ13、Q15と、2個のNchFETQ14、Q16がたすき掛け構造となっており、PchFETQ13がデプレッション型素子で構成されていて、他の全てのFETQ11、Q12、Q14〜Q16がエンハンスメント型素子で構成されている。したがって、FETQ16の出力がLレベル固定となり、最終的に、SRAMセル1は、ゲートFETQ11の電位がLレベルの電位となって、たすき掛けされているもう一方のゲートFETQ12の電位がHレベルの電位が固定されることとなり、ROM化される。【選択図】 図1

Claim 1：

2個のゲートFET、2個のPチャネルFET及び2個のNチャネルFETがたすき掛け構成されているSRAMセルにおいて、前記2個のPチャネルFETのうち一方のPチャネルFETを選択的にエンハンスメント型FETからデプレッション型FETに変更して、当該PチャネルFETの選択に応じたデータを格納することを特徴とするSRAMセル。

IPC (2)：

G11C 17/12 ,  G11C 11/41

FI (2)：

G11C17/00 304Z ,  G11C11/40 A

F-Term (10)：

5B015HH01 ,  5B015JJ43 ,  5B015KA08 ,  5B015KA12 ,  5B015NN02 ,  5B015QQ03 ,  5B125BA12 ,  5B125CA08 ,  5B125DD10 ,  5B125FA10

Patent cited by the Patent：

Cited by applicant (1)

• 圧縮機
  Gazette classification：公開公報   Application number：特願平9-291064   Applicant：株式会社東芝