Pat

J-GLOBAL ID：200903003746246263

映像信号振幅制限回路

Inventor： 大田原 正幸
Applicant, Patent owner： 株式会社富士通ゼネラル
Gazette classification：公開公報
Application number (International application number)：1995030589
Publication number (International publication number)：1996223507
Application date： Feb. 20, 1995
Publication date： Aug. 30, 1996
Summary：

【要約】【目的】 映像信号のAPLが急激に大きく変化した場合のPDP(プラズマディスプレイパネル)の画面の輝度の変化による違和感を抑制する。【構成】 入力端子1R、1G、1Bよりの各色の映像信号をA/D変換部2R、2G、2Bでディジタル変換し、γ-ROM8R、8G、8Bでγ補正し、フィールドメモリ9に記録する。各A/D変換部よりのデータをマトリクス回路3でマトリクスし、積分・APL算出部4で積分し、各フィールドのAPLを算出する。このデータを1V期間ホールド部5で1フィールドの期間データをホールドする。APL比較部6にて、1V期間ホールド部より取出したデータを次に1V期間ホールド部に入力されるデータと比較し、APLの差のデータを乗算係数算出部7に入力する。乗算係数算出部はAPLの差に応じて所要の乗算係数を算出し、乗算器10に入力し、フィールドメモリより読出したデータに乗算して出力する。

Claim (excerpt)：

入力される映像信号の平均輝度レベルを算出するAPL算出部と、APL算出部よりのデータをホールドするデータホールド部と、データホールド部にホールドされたデータを取出し、データホールド部に次に入力されるデータと比較してAPLの差を出力するAPL比較部と、APL比較部よりのデータに基づいて所要の係数を算出する乗算係数算出部と、乗算係数算出部よりの係数を前記映像信号に乗算する乗算器とからなり、乗算器よりの映像信号を出力するようにした映像信号振幅制限回路。

IPC (3)：

H04N 5/57 ,  G09G 3/28 ,  H04N 5/66 101

FI (3)：

H04N 5/57 ,  G09G 3/28 K ,  H04N 5/66 101 B