Pat
J-GLOBAL ID:200903003798450110

半導体試験装置

Inventor:
Applicant, Patent owner:
Agent (1): 森 哲也 (外2名)
Gazette classification:公開公報
Application number (International application number):1999124982
Publication number (International publication number):2000314762
Application date: Apr. 30, 1999
Publication date: Nov. 14, 2000
Summary:
【要約】【課題】半導体試験装置本体の入出力系が1系統のみで複数の被測定半導体装置を同時に評価できるようにし、評価時間の短縮を図ること。【解決手段】試験信号変換部12のDラッチ12-1、12-2は、時系列な試験信号Saを、タイミング信号T1、T2に同期して取り込む。このため、その出力信号Sa1、Sa2は、試験信号Saの内容の同一性を保持したまま所定時間だけ互いに遅延したものになる。被測定半導体装置3-1、3-2から出力される時系列の各出力信号Sx1、Sx2は、タイミング信号T1、T2に同期して開閉動作するスイッチ14-1、14-2により選択出力される。このため、出力信号変換部14からは出力信号Sx1、Sx2が時分割された、時系列の比較出力信号Sxが出力される。
Claim (excerpt):
被測定半導体装置に入力する時系列の試験信号を少なくとも生成する半導体試験装置本体を有する半導体試験装置において、前記時系列の試験信号を、その内容の同一性を保持したまま所定時間だけ互いに遅延する複数の時系列の試験信号に変換し、この変換した各試験信号を複数の被測定半導体装置にそれぞれ供給する試験信号変換手段と、前記複数の各被測定半導体装置から出力される時系列の各出力信号を、所定のタイミング毎に所定順序に並べ替えて時系列の出力信号に変換する出力信号変換手段とを備え、前記半導体試験装置本体が、前記出力信号変換手段からの出力信号を所定のタイミング毎に期待値信号と比較して前記複数の各被測定半導体装置の評価を行うようにしたことを特徴とする半導体試験装置。
IPC (2):
G01R 31/28 ,  G01R 31/3183
FI (3):
G01R 31/28 H ,  G01R 31/28 Q ,  G01R 31/28 Y
F-Term (11):
2G032AA01 ,  2G032AB01 ,  2G032AC03 ,  2G032AE07 ,  2G032AE08 ,  2G032AE12 ,  2G032AG01 ,  2G032AG10 ,  2G032AH02 ,  2G032AH04 ,  2G032AL11

Return to Previous Page