Pat
J-GLOBAL ID:200903003833268168

SOI基板の作製方法

Inventor:
Applicant, Patent owner:
Agent (1): 山下 穣平
Gazette classification:公開公報
Application number (International application number):1994040964
Publication number (International publication number):1995249749
Application date: Mar. 11, 1994
Publication date: Sep. 26, 1995
Summary:
【要約】【目的】 貼り合わせ方式のSOI基板の貼り合わせ界面の品質を向上することにより、活性層の膜厚が均一で、下地SiO2 が十分な厚みを持ち、界面準位が小さく、ボイドが少ないといった理想的なSOI基板の作製方法を提供する。【構成】 シリコン単結晶基板100の表層を陽極化成により多孔質化101する工程(1-1)と、該多孔質化した表面上にシリコン単結晶薄膜102をエピタキシャル成長する工程と、該エピタキシャル層102の表面を酸化103することにより得られる第1の基板と、表面にSiO2 103’を有する第2の基板110とを密着させて貼り合わせる工程(1-5)の前に、少なくとも片方の基板の表面をプラズマ雰囲気107に晒し、前記SiO2 表面103,103’を活性化する工程(1-4)を有することを特徴とするSOI基板の作製方法。
Claim (excerpt):
シリコン単結晶基板上に、多孔質層、エピタキシャル層、シリコン酸化膜を順に形成した第1の基板を作製する工程と、表面にシリコン酸化膜を有する第2の基板を用意し、前記第1の基板及び前記第2の基板の少なくとも片方の基板の前記シリコン酸化膜表面にX線を照射し、該シリコン酸化膜表面を活性化する工程と、前記第1の基板と第2の基板を、前記活性化されたシリコン酸化膜を介して貼り合わせる工程と、前記貼り合わされた基板の前記シリコン単結晶基板と前記多孔質層を除去することにより、前記第2の基板上に前記シリコン酸化膜を介して前記エピタキシャル層を有する基板を形成する工程と、を有することを特徴とするSOI基板の作製方法。
IPC (2):
H01L 27/12 ,  H01L 21/02
Patent cited by the Patent:
Cited by examiner (6)
  • 半導体部材及び半導体部材の製造方法
    Gazette classification:公開公報   Application number:特願平3-194138   Applicant:キヤノン株式会社
  • 接合方法
    Gazette classification:公開公報   Application number:特願平3-180048   Applicant:富士電機株式会社
  • 半導体基材の作製方法
    Gazette classification:公開公報   Application number:特願平3-292258   Applicant:キヤノン株式会社
Show all

Return to Previous Page