Pat

J-GLOBAL ID：200903003864224762

フレームパルス出力監視回路

Inventor： 藤津 正
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993299354
Publication number (International publication number)：1995152453
Application date： Nov. 30, 1993
Publication date： Jun. 16, 1995
Summary：

【要約】【目的】 回路規模の縮小化だけでなく、位相ずれのような異常以外の異常検出にも有効なクロックパルス監視回路を提供すること。【構成】 カウンタ回路11は、第0〜第nのフレームパルス信号P0 〜Pn の全出力を入力し、前記第0〜第nのフレームパルス信号の内1フレームパルスの位相を基点として他の全フレームパルスの出力数を計数し、所定の計数値に達すると、パルス信号を出力する。タイマ回路12は、前記カウンタ回路出力のパルス信号の周期を計数し所定時間を満足するかどうか判定する。

Claim (excerpt)：

第0〜第n(nは正の整数)の位相の異なるフレームパルス信号を生成・出力する回路に於いて、前記第0〜第nのフレームパルス信号の全出力を入力し、前記第0〜第nのフレームパルス信号の内1フレームパルスの位相を基点として他の全フレームパルスの出力数を計数し、所定の計数値に達すると、パルス信号を出力するカウンタ回路と、前記カウンタ回路出力のパルス信号の周期を計数し所定時間を満足するかどうか判定するタイマ回路とを有していることを特徴とするフレームパルス出力監視回路。