Pat

J-GLOBAL ID：200903003864583096

半導体素子の製造方法

Inventor： 井田 次郎 ,  梶田 陽子
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1991343548
Publication number (International publication number)：1993175229
Application date： Dec. 25, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 低電源電圧下で、ホット・キャリア耐性を確保しつつ駆動力の優れたMISFETを製造する方法を提供することを目的とする。【構成】 半導体基板1上に絶縁膜3を介してゲート電極4を形成し、半導体基板1に不純物5を低濃度に導入した後に酸化性雰囲気下で熱処理を施すことにより、増速拡散によるなだらかな不純物プロファイルを得る。

Claim (excerpt)：

LDD構造を有するMISFETの製造方法であって、半導体基板上に絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に不純物を低濃度に導入する工程と、前記ゲート電極表面及び前記半導体基板表面に薄い絶縁膜を形成する工程と、酸化性雰囲気中で熱処理を施す工程と、その後前記ゲート電極及びゲート電極側壁の前記薄い絶縁膜をマスクとして、前記半導体基板に不純物を高濃度に導入する工程とを順次行なうことを特徴とするMISFETの製造方法。

IPC (4)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/22 ,  H01L 29/62

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-140464
  
• 特開昭62-166570
  
• 特開昭63-023362