Pat

J-GLOBAL ID：200903003895809920

カレントミラー回路

Inventor： 石山 久展
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992081034
Publication number (International publication number)：1993283945
Application date： Apr. 02, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】【目的】カレントミラー回路を動作せないときには、定電流源等からの電流を止め、消費電流を減らすことができる機能を持つカレントミラー回路を提供する。【構成】コントロール端子120にVDD電位が与えられている場合、スイッチ30がOFF、スイッチ40がONし、IREF端子110から電流を流せば、トランジスタ10を介して電流が流れ、流れる電流に応じてトランジスタの制御端子に電位が発生し、トランジスタ20の制御端子に、トランジスタ10の制御端子と同じ電位が与えられ、トランジスタ20に電流が流れる。コントロール端子120にGND電位を与えると、IREF端子の電流をスイッチ40がカットし、スイッチ30が、動作トランジスタ10、基準トランジスタ20のゲートにVDD電位を与え、両トランジスタの電流をカットし、電流消費を0にする。

Claim (excerpt)：

第一のトランジスタ、第二のトランジスタ、第一の電気的開閉手段、第二の電気的開閉手段を有し、前記第一および前記第二のトランジスタの電流制御端子Aと前記第一のトランジスタの一方の電流端子B、前記第一および前記第二の電気的開閉手段の一方の端子Dは接続され、前記第一の電気的開閉手段のもう一方の端子Eと前記第一および前記第二のトランジスタのもう一方の電流端子Cが接続され、前記第一および前記第二の電気的開閉手段の動作が逆であることを特徴とするカレントミラー回路。