Pat

J-GLOBAL ID：200903003983618035

半導体素子のメタルプラグの形成方法

Inventor： 酒谷 義広 ,  菅原 文雄
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993313606
Publication number (International publication number)：1995169835
Application date： Dec. 14, 1993
Publication date： Jul. 04, 1995
Summary：

【要約】【目的】 コンタクトホール部へのWプラグの形成後に、再度、層間絶縁膜全面エッチバック又は、Arスパッタエッチを施すことにより、上層導電層(メタル配線)の段差被覆性(カバレージ)の向上を図り得る、信頼性の高い半導体素子のメタルプラグの形成方法を提供する。【構成】 半導体素子のコンタクトホールへのメタルプラグの形成方法において、半導体素子のシリコン基板11上のソース・ドレイン領域13上に層間絶縁膜14を形成する工程と、ソース・ドレイン領域13上の層間絶縁膜14にコンタクトホール15を形成する工程と、該コンタクトホール15へWプラグ18を形成する工程と、層間絶縁膜14をエッチバックし、Wプラグ18のトップ部18aと層間絶縁膜14を略平坦に形成する工程とを施す。

Claim (excerpt)：

半導体素子のコンタクトホールへのメタルプラグの形成方法において、(a)半導体素子の導電層上に層間絶縁膜を形成する工程と、(b)前記導電層上の層間絶縁膜にコンタクトホールを形成する工程と、(c)該コンタクトホールへメタルプラグを形成する工程と、(d)前記層間絶縁膜をエッチバックし、前記メタルプラグのトップ部と前記層間絶縁膜を略平坦に形成する工程とを施すことを特徴とする半導体素子のメタルプラグの形成方法。

IPC (3)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (2)：

H01L 21/90 D ,  H01L 21/88 K

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-148129
  
• 特開平3-198354
  
• 特開平4-061218