Pat

J-GLOBAL ID：200903004009794116

オーディオパワーアンプIC

Inventor： 細田 正一 ,  森沢 文雅 ,  竹下 律司
Applicant, Patent owner： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社
Agent (1)： 大日方 富雄
Gazette classification：公開公報
Application number (International application number)：1997064163
Publication number (International publication number)：1998261921
Application date： Mar. 18, 1997
Publication date： Sep. 29, 1998
Summary：

【要約】【課題】 オーディオパワーアンプICにおいて、待機設定信号による間接的な電源のオン/オフ制御を行うことができ、かつ不快なポップ音を発生する急激な過渡変化を抑制することができるとともに、配線短絡等による破壊を確実に防止できるようにする。【解決手段】 パワーアンプ回路を動作させるためのバイアス電圧を生成するバイアス回路と、上記パワーアンプ回路の出力短絡保護回路と、外部からの待機設定信号に応答して上記バイアス回路および上記保護回路を電力非消費の非動作状態に設定するとともに、上記バイアス回路を介して上記パワーアンプ回路を電力非消費の非動作状態に設定する待機制御回路と、上記バイアス電圧の立ち上がり/立ち下がりの変化速度を抑制する過渡抑制回路と、上記バイアス電圧が上記パワーアンプ回路を動作させる能動レベルよりも低くなるまで上記保護回路を動作状態に保持させる保護制御回路を設ける。

Claim (excerpt)：

スピーカをパワー駆動するオーディオパワーアンプ回路と、このパワーアンプ回路を動作させるためのバイアス電圧を生成するバイアス回路と、上記パワーアンプ回路を出力短絡による破壊から保護する保護回路と、外部からの待機設定信号に応答して上記バイアス回路および上記保護回路を電力非消費の非動作状態に設定するとともに、上記バイアス回路の非動作設定による上記バイアス電圧の立ち下がりによって上記パワーアンプ回路を電力非消費の非動作状態に設定する待機制御回路と、上記バイアス電圧の立ち上がり/立ち下がりの変化速度を抑制する過渡抑制回路と、上記バイアス電圧が上記パワーアンプ回路を動作させる能動レベルよりも低くなるまで上記保護回路を動作状態に保持させる保護制御回路とを備えたことを特徴とするオーディオパワーアンプIC。

IPC (2)：

H03F 1/52 ,  H04R 3/00 101

FI (2)：

H03F 1/52 Z ,  H04R 3/00 101 A