Pat
J-GLOBAL ID：200903004018633818
相関処理回路
Inventor：
Applicant, Patent owner：
Agent (1)：
村井 隆
Gazette classification：公開公報
Application number (International application number)：1994234506
Publication number (International publication number)：1996077140
Application date： Sep. 05, 1994
Publication date： Mar. 22, 1996
Summary：
【要約】【目的】 A/Dコンバータのサンプリングクロックによる上限周波数の制限を受けずに相関処理演算を実行可能で、広い周波数領域で使用できる相関処理回路を得る。【構成】 それぞれアナログ信号を受ける複数のサンプルホールド部1a,1bを有していて各サンプルホールド部1a,1bのサンプルホールドのタイミングが同期したサンプルホールドアンプ1と、該サンプルホールドアンプ1の各サンプルホールド部1a,1bの出力をデジタル信号に変換するA/Dコンバータ2,3と、各A/Dコンバータ2,3の出力の相関処理演算を行う相関処理演算器4とを備えており、各A/Dコンバータ2,3のサンプリングクロックによる上限周波数の制限を受けずに前記相関処理演算を行えるようにした構成である。
Claim (excerpt)：
それぞれアナログ信号を受ける複数のサンプルホールド部を有していて各サンプルホールド部のサンプルホールドのタイミングが同期したサンプルホールドアンプと、該サンプルホールドアンプの各サンプルホールド部の出力をデジタル信号に変換するA/Dコンバータと、各A/Dコンバータの出力の相関処理演算を行う相関処理演算器とを備え、各A/Dコンバータのサンプリングクロックによる上限周波数の制限を受けずに前記相関処理演算を行うことを特徴とする相関処理回路。
IPC (3)：
G06F 17/15
, H03H 17/02
, H03M 1/12
