Pat
J-GLOBAL ID:200903004025388640

半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1998143766
Publication number (International publication number):1999339469
Application date: May. 26, 1998
Publication date: Dec. 10, 1999
Summary:
【要約】【課題】 リフレッシュ時間を見かけ上隠すことができ、さらにシステムにおけるバス占有時間を短縮することができる半導体記憶装置を提供する。【解決手段】 2バンク64MビットSDRAMであって、バンク0、バンク1のメモリアレイバンクと、この各メモリアレイバンクに対応するロウデコーダ、カラムデコーダ、センスアンプ&入出力バス、およびリフレッシュカウンタと、共通のアドレスバッファ、アドレスカウンタ、入力バッファ、出力バッファ、および制御論理&タイミング発生器などから構成され、各メモリアレイバンクに対応するリフレッシュカウンタが設けられ、モードレジスタセットMRSのテストモードにおいてバンクヒドンリフレッシュBHRを選択することで、アクティブコマンドACTで指定された動作バンク0の読み出し動作を行うとともに、指定されない非動作バンク1のリフレッシュ動作を行うことができる。
Claim (excerpt):
複数のメモリアレイバンクを有する半導体記憶装置であって、外部から入力されるアドレス信号を格納するロウアドレスバッファおよびカラムアドレスバッファと、前記ロウアドレスバッファ、前記カラムアドレスバッファから出力されるアドレス信号によりそれぞれロウアドレス、カラムアドレスを指定して前記複数のメモリアレイバンク内の任意のメモリセルを選択する複数のロウデコーダおよび複数のカラムデコーダと、前記複数のメモリアレイバンクのうち、非動作バンクでリフレッシュ動作を行うためにアドレス信号をカウントする、任意に分割されたメモリアレイバンク毎の複数のリフレッシュカウンタとを有することを特徴とする半導体記憶装置。
IPC (2):
G11C 11/406 ,  G11C 11/407
FI (2):
G11C 11/34 363 K ,  G11C 11/34 362 S

Return to Previous Page