Pat

J-GLOBAL ID：200903004102596081

半導体メモリ

Inventor： 竹内 幹 ,  加藤 正高 ,  松野 勝己 ,  中込 儀延 ,  青木 正和
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992267177
Publication number (International publication number)：1994119773
Application date： Oct. 06, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】【目的】 本発明は、高信頼性、高速かつ高集積の不揮発性強誘電体メモリを提供するものである。【構成】 直列に接続された常誘電体を絶縁膜に用いたキャパシタと強誘電体キャパシタと、その2つのキャパシタの接続ノードの電圧を検知する電圧モニタ回路を設ける。【効果】 情報読み出し時に、強誘電体キャパシタの両端に印加する電圧値を変化させる必要がないので、不要な分極の反転を避けることができ、強誘電体の疲労が少なくかつ高速の強誘電体メモリが実現できる。また、強誘電体キャパシタの分極方向による2つの安定点の電圧差は強誘電体キャパシタの面積に依存しないので、キャパシタ面積を小さくしても十分な信号電圧が得られ、高S/Nで高集積のメモリが実現できる。

Claim (excerpt)：

直列に接続された2つのキャパシタを有するメモリセルと、該キャパシタ列の両端に電圧を印加するための電圧印加手段と、上記2つのキャパシタの接続ノードの電圧を検出する検出回路とを半導体基板上に有し、上記2つのキャパシタの一方は強誘電体をキャパシタ電極間に挟んだ強誘電体キャパシタからなり、上記2つのキャパシタの他方は常誘電体をキャパシタ電極間に挟んだ常誘電体キャパシタからなることを特徴とする半導体メモリ。

IPC (5)：

G11C 11/22 ,  G11C 11/401 ,  G11C 17/04 ,  H01L 27/04 ,  H01L 27/108

FI (2)：

G11C 11/34 350 ,  H01L 27/10 325 J