Pat

J-GLOBAL ID：200903004134180022

メモリアクセス方式

Inventor： 高沢 靖昌
Applicant, Patent owner： 富士ファコム制御株式会社
Agent (1)： 大菅 義之
Gazette classification：公開公報
Application number (International application number)：1992140354
Publication number (International publication number)：1993334176
Application date： Jun. 01, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】本発明の目的は、CPU及びバスマスタのメモリのアクセス時間の遅れを少なくすることである。【構成】DMA検出回路21は、バスアビトレーション信号、例えばバスマスタのバス要求信号、CPUのバス開放許可信号等の変化からバスの使用権がCPUからバスマスタ、あるいはバスマスタからCPUへ移行したことを検出したなら、バス権移行信号aをオアゲート22に出力してDRAMコントローラ23へバスの使用権が移行したことを通知する。すると、DRAMコントローラ23は、次のアクセスのアドレスが確定する前に、RAS信号を一定時間非アクティブにしてページモードを終了させる。このとき、バスの使用権が移行しなければ、DRAMコントローラ23は、次のアクセスまでRAS信号をアクティブのままにしてページモードを継続させる。

Claim (excerpt)：

CPU又はバスマスタがバスの使用権を得てメモリに対するアクセスを行うシステムにおいて、バスアビトレーション信号の変化から、バスの使用権がCPUからバスマスタへ、あるいはバスマスタからCPUへ移行したことを検出する検出手段(1)と、この検出手段(1)でバスの使用権が移行したことを検出した場合に、次のアクセスのアドレスが確定する前にRAS信号を所定時間非アクティブにしてページモードを終了させる制御手段(2)とを備えることを特徴とするメモリアクセス方式。

IPC (3)：

G06F 12/02 550 ,  G06F 13/18 510 ,  G06F 13/28 310