Pat
J-GLOBAL ID：200903004171660301
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993006061
Publication number (International publication number)：1993299601
Application date： Jan. 18, 1993
Publication date： Nov. 12, 1993
Summary：
【要約】【目的】 平坦化された絶縁膜上に形成されるスタックトタイプキャパシタの耐圧特性および耐リーク特性を改善することを目的とする。【構成】 層間絶縁膜311のコンタクトホール311a内を埋込むとともに層間絶縁膜311の上部表面上に沿って延びるように形成されたTiNからなるプラグ電極層313と、そのプラグ電極層313上に形成されたキャパシタ下部電極を構成する白金層314と、白金層314上に形成されたPZT膜315と、PZT膜上に形成されたキャパシタ上部電極316とを備えている。
Claim (excerpt)：
半導体基板と、前記半導体基板上に形成され、所定領域に前記半導体基板に達する開口部を有するその上部表面が平坦化された絶縁層と、前記開口部内で前記半導体基板に接触するように前記開口部内を充填するとともに前記絶縁層の上部表面上に沿って延びるように形成された、高融点金属および高融点金属窒化物からなる群より選ばれた少なくとも1つの材料からなるプラグ電極層と、前記プラグ電極層上に形成された高融点貴金属層からなるキャパシタ下部電極と、前記キャパシタ下部電極上に形成されたチタン酸ジルコン酸鉛セラミック(PZT)層と、前記PZT層上に形成されたキャパシタ上部電極と備えた、半導体装置。
IPC (2)：
FI (2)：
H01L 27/10 325 C
, H01L 27/10 325 J
