Pat

J-GLOBAL ID：200903004228414124

半導体装置

Inventor： 高崎 一
Applicant, Patent owner： 株式会社日立製作所 ,  アキタ電子株式会社
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1993166315
Publication number (International publication number)：1994349926
Application date： Jun. 12, 1993
Publication date： Dec. 22, 1994
Summary：

【要約】【目的】 テストパッドが設けられることによるチップ面積の増大を抑制し、半導体装置の低コスト化を図る。また、チップ面積からくる制約を解き、半導体装置の試験調整処理を簡素化して、テストプログラム等の設計効率を高める。【構成】 ゲートアレイ集積回路及びディジタル・アナログ混載集積回路等において、試験調整のためのテストパッドTP1及びTP2を、対応するチップCHP2の形成領域外つまりチップ切断のためのスクライブ領域SZに形成するとともに、テストパッドTP1及びTP2と対応するチップCHP2の内部集積回路LCとの間に設けられる金属配線層を、試験調整終了後はヒューズF1及びF2によって切断状態とし、この金属配線層を配置するために切断状態にあったガードリングGRを、量産時には接続状態に戻す。

Claim (excerpt)：

試験調整のためのテストパッドが、対応するチップの形成領域外に形成されることを特徴とする半導体装置。

IPC (2)：

H01L 21/66 ,  H01L 21/82