Pat

J-GLOBAL ID：200903004237862865

半導体装置及びその製造方法

Inventor： 稲 葉 聡 ,  高 木 信 一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992000324
Publication number (International publication number)：1993183154
Application date： Jan. 06, 1992
Publication date： Jul. 23, 1993
Summary：

【要約】【構成】 基板1上の層間分離酸化膜2上にMIS型FETが形成されたSOI構造とされる。このFETは基板1側から順に基底層3とチャネル層4とキャップ層5とが積層された領域を有し、基底・キャップ両層3,5はSi製、チャネル層4はSiGe製である。SiGeはSiに比し小さい禁制帯幅を持つ。キャップ層5上にはゲート酸化膜6、この酸化膜6上にはゲート電極7が形成される。上記3層3〜5の領域各側にソース・ドレイン各領域8,9が形成される。【効果】 基底層3にアンドープ半導体を用いることで、チャネル層4が反転しても酸化膜6とキャップ層5との界面での反転層形成を抑え、キャップ層5のキャリア移動度による見掛けの移動度劣化を減少させ、SiGe埋込みチャネルの特徴を最大限に生かした高電流駆動力を持つ高性能p型FETを形成できる。

Claim (excerpt)：

半導体基板と、半導体基底層、該半導体基底層の材料よりも禁制帯幅が小さい材料により形成された半導体チャネル層、及び前記半導体基底層の材料に比してその禁制帯幅が少なくとも同等の材料により形成された半導体キャップ層が前記半導体基板に近い側から順に積層されてなる3層構造半導体領域をそのゲート電極下に有するとともに該3層構造半導体領域の各側にソース領域及びドレイン領域を有する絶縁ゲート型トランジスタと、前記半導体基板と該絶縁ゲート型トランジスタとの間に介在され両者を電気的に絶縁分離する層間分離絶縁膜層とを備えていることを特徴とする半導体装置。

FI (2)：

H01L 29/78 301 B ,  H01L 29/78 301 H

Patent cited by the Patent：

Cited by examiner (5)

• 特開平3-003366
  
• 特開昭62-131133
  
• 特開平2-100327
  
• 特開平3-165555
  
• 特開平1-106466