Pat

J-GLOBAL ID：200903004260742664

半導体素子の製造方法

Inventor： 平下 紀夫
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993019751
Publication number (International publication number)：1994232097
Application date： Feb. 08, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】【目的】 自然酸化膜のない界面を得ることができ、低抵抗コンタクトを安定に形成したり、シリサイド工程の安定化や薄いゲート酸化膜やキャパシタ誘電膜の均一性の向上を図ることができる半導体素子の製造方法を提供する。【構成】 半導体素子の製造方法において、シリコン基板11表面の自然酸化膜12上にCF系重合膜13を形成する工程と、非酸化性雰囲気中での重合膜13と自然酸化膜12とを熱的に反応させ自然酸化膜12を除去する工程と、大気に晒すことなく、それに続く薄膜14を形成する工程とを順に施すようにしたものである。

Claim (excerpt)：

(a)シリコン表面の自然酸化膜上にCF系重合膜を形成する工程と、(b)非酸化性雰囲気中で前記CF系重合膜と自然酸化膜とを熱的に反応させ自然酸化膜を除去する工程と、(c)大気に晒すことなく、薄膜を形成する工程とを順に施すことを特徴とする半導体素子の製造方法。

IPC (2)：

H01L 21/302 ,  H01L 21/316