Pat

J-GLOBAL ID：200903004262084516

半導体装置の製造方法

Inventor： 前之園 敏行
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991168567
Publication number (International publication number)：1993021430
Application date： Jul. 10, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 レジスト剥離と同時に配線側面にテーパを形成するに関し, レジスト剥離と配線側面のテーパ形成を1工程で行う方法を提供し,プロセス中の汚染を低減し,スループットを向上することを目的とする。【構成】 半導体基板上に配線膜を被着し,該配線膜上にパターニングされたレジスト膜を形成し,該レジスト膜をマスクにして該配線膜をエッチングして配線を形成し,該基板を減圧された不活性ガスと酸素の混合ガスの励起雰囲気中に置き, 該レジストのアッシングと該配線側面のテーパ形成を同時に行うように構成する。

Claim (excerpt)：

半導体基板上に配線膜を被着し,該配線膜上にパターニングされたレジスト膜を形成し,該レジスト膜をマスクにして該配線膜をエッチングして配線を形成する工程と,該基板を減圧された不活性ガスと酸素の混合ガスの励起雰囲気中に置き,該レジストのアッシングと該配線側面のテーパ形成を同時に行う工程とを有することを特徴とする半導体装置の製造方法。