Pat

J-GLOBAL ID：200903004308949037

データ記憶装置をアクセスする方法及びメモリアクセス制御装置

Inventor： ジャン-ポール、アルデベール ,  ジャン、カルビニャク ,  ジャン、ピエール、リプ ,  ベルナール、ノダン ,  ダニエル、オルサティ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 頓宮 孝一 (外5名)
Gazette classification：公開公報
Application number (International application number)：1993084782
Publication number (International publication number)：1995281950
Application date： Apr. 12, 1993
Publication date： Oct. 27, 1995
Summary：

【要約】 (修正有)【目的】 複数のソースバッファから、2mバイトワード(m>n)で構成されるフリップフロップターゲットバッファへデータ伝送するべく整合を行う。【構成】 バッファインターフェースレジスタ(BIR)へのデータ書込みのためのソースバッファからの次々の読取後に(2m+2n-1)バイトを含んでいるBIRは、位置(2m+1)から(2m+2n-1)までの余分のバイトをもどし、ソースバッファから読取られた次の2nバイトを付加し、はじめの2mバイトをターゲットバッファ117に転送する。この機構は、読取、書込及び転送中の無用のステップを回避しうるようにする。

Claim (excerpt)：

データメモリ(112)をアクセスする方法であって、この方法は、複数のソースバッファ(113)から読取られたメッセージのデータを整合させるための方法であって、夫々のバッファがそれらバッファの内容についての情報を含む1個のバッファ制御ブロックに関連づけられており、それらのソースバッファが互いに連鎖しそしてデータメモリ(112)内で2nバイトワードで組織化されており、さらにこの方法は、データストアインターフェースDSI(111)の2m(mはnより大)バイトワードで構成されるターゲットバッファ(117)へ前記整合されたデータを転送するための方法であり、前記DSIは、前記データメモリと、複数のユーザに付されているアダプタ(120)とを、インターフェースしている、方法であり、下記段階を含むことを特徴とする方法。(a) ユーザ(122)要求によりそのユーザに関連するソースバッファの、その中のメッセージの少くともはじめと終りおよび次に連鎖したソースバッファのアドレスを示すバッファ制御ブロック(121)を読取る段階;(b) ワードの第1バイト位置でスタートしそしてそのソースバッファのそのワードの最後のバイト位置で終る必要のない、伝送すべきデータのはじめと終りをそのソースバッファ内で検出する段階;(c) 上記ソースバッファから伝送されるバイトの数を計算する段階;(d) 伝送されるバイトの数をユーザーにより要求されたバイトの数と比較する段階;(e) ユーザにより要求されたバイトの数が転送されるデータのバイトの数より小さいとき、転送されるバイトの数をユーザにより要求されるバイトの数にセットしそして更にデータ整合と転送を処理する段階;(f) それ以外のとき、データがターゲットバッファの2mバイトワードのサイズと整合しまたはそれを越えるまでそれらを整合させるために、そのデータを、ターゲットバッファの幅(2m)とソースバッファの幅(2n)の和から1を減算したものに等しいサイズのバッファインターフェースレジスタ(612)にワードずつ転送する段階;(g) 上記ターゲットバッファに上記バッファインターフェースレジスタのはじめの2mバイトワードを転送する間に上記バッファインターフェースレジスタの第1位置に余分のバイトをもどす段階;(h) 上記ソースバッファに記憶されたメッセージまたはデータの終了までまたはユーザにより要求されたバイト数となるまで上記のデータの整合と転送をくり返す段階。