Pat

J-GLOBAL ID：200903004326289109

半導体装置

Inventor： 奥野山 輝
Applicant, Patent owner： 東芝ケミカル株式会社
Agent (1)： 諸田 英二
Gazette classification：公開公報
Application number (International application number)：1991180147
Publication number (International publication number)：1993002915
Application date： Jun. 25, 1991
Publication date： Jan. 08, 1993
Summary：

【要約】【構成】 本発明は、(A)ジアミノ基含有シロキサンオリゴマーと無水マレイン酸とから誘導されるビスマレイミド、(B)1,2-ポリブタジエンの側鎖を酸化して得られるエポキシ化物および(C)導電性粉末を必須成分としてなる導電性ペーストを使用して、半導体チップとリードフレームとを接着固定してなることを特徴とする半導体装置である。【効果】 本発明の半導体装置は、耐湿性、耐加水分解性、接着性、耐熱性に優れ、ボイドの発生、アルミニウム電極の腐食による断線不良やチップの反りが少なく、半導体チップの大型化に対応した信頼性の高いものである。

Claim (excerpt)：

(A)一般式化1で示されるジアミノシロキサンから誘導されるビスマレイミド、【化1】(但し、式中R1 及びR2 は2 価の炭化水素基を、R3 及びR4 は1 価の炭化水素基を示し、R1 とR2 、R3 とR4 は、互いに同一でも異なってもよく、nは1〜5 の整数を表す)(B)構造式化2で示される1,2-ポリブタジエンのエポキシ化物および【化2】(C)導電性粉末を必須成分とする導電性ペーストを使用して、半導体チップとリードフレームとを接着固定してなることを特徴とする半導体装置。

IPC (6)：

H01B 1/22 ,  C08G 59/34 NHV ,  C08G 59/40 NKG ,  C09J163/00 JFL ,  C09J163/00 JFM ,  H01L 21/52