Pat
J-GLOBAL ID：200903004354635578
非同期型半導体メモリ
Inventor：
Applicant, Patent owner：
Agent (1)：
小杉 佳男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993310493
Publication number (International publication number)：1995169274
Application date： Dec. 10, 1993
Publication date： Jul. 04, 1995
Summary：
【要約】【目的】本発明は、入力されたアドレスデータの変化を検出して変化後のアドレスデータが示すアドレスに格納されたデータを読み出す非同期型半導体メモリに関し、電源ノイズによる誤動作を低減させる。【構成】出力データの変化を検出し、その出力データの変化に起因する電源ノイズの変動の間、アドレスデータもしくは読み出されたデータをラッチしておく。
Claim (excerpt)：
入力されたアドレスデータの変化を検出して変化後のアドレスデータが示すアドレスに格納されたデータを読み出す非同期型半導体メモリにおいて、読み出されたデータの変化を検出する出力データ変化検出回路と、該出力データ変化検出回路により前記変化が検出されたことを受けて所定時間幅のパルスを発生するパルス発生回路と、該パルス発生回路から前記パルスが発生されている間、入力されているアドレスデータをラッチするラッチ回路とを備えたことを特徴とする非同期型半導体メモリ。
IPC (2)：
FI (2)：
G11C 11/34 L
, G11C 11/34 303
