Pat

J-GLOBAL ID：200903004355566065

データ処理装置

Inventor： 井上 隆
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991172619
Publication number (International publication number)：1993020253
Application date： Jul. 12, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 CPUとは別にメモリアクセス機能を有する機能ブロックを備えたデータ処理装置において、CPUによるメモリの随時アクセスを実現しながらハードウェアの縮小化と低コスト化を図る。【構成】 データ転送制御部1を介してCPU5と第1及び第2の機能ブロック3,4とにRAM7を共用させ、CPU5がRAM7に随時アクセスできるようにデータ転送制御部1の動作を転送モードとCPUモードとの時分割方式とする。データ転送制御部1は、データ保持のための第1〜第4の保持回路31〜34を備え、第1又は第2の機能ブロック3,4によるRAM7へのアクセスを媒介するための転送モード期間中にCPU5から書き込み要求信号101又は読み出し要求信号105を受けた場合は、CPU5にウェイト信号103を返して該CPU5を待機させたうえで、CPUモード期間に切り替わった時点でCPU5によるRAM7へのアクセスを媒介する。

Claim (excerpt)：

プログラムやデータを格納するための記憶装置と、該記憶装置へのアクセスを媒介するためのデータ転送制御部と、該データ転送制御部を介して前記記憶装置にアクセスする中央処理装置と、前記データ転送制御部を介して前記記憶装置にアクセスする前記中央処理装置とは別の機能ブロックとを備え、前記データ転送制御部は、前記機能ブロックによる前記記憶装置へのアクセスを媒介するための1つの時分割動作モード期間としての転送モード期間中に前記中央処理装置からアクセス要求信号を受けた場合は、該転送モード期間から他の時分割動作モード期間としてのCPUモード期間に切り替わった時点で前記中央処理装置による前記記憶装置へのアクセスを媒介する機能を有することを特徴とするデータ処理装置。