Pat

J-GLOBAL ID：200903004386026131

ATM網におけるトラヒックシェイピング装置

Inventor： 川崎 健 ,  加藤 正文 ,  向井 春郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 穂坂 和雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993059925
Publication number (International publication number)：1994276209
Application date： Mar. 19, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】本発明は複数のVPまたはVCを扱うATM網におけるトラヒックシェイピング装置に関し,簡易な構成により,シェイピングを効率良く行うことができることを目的とする。【構成】ラインに入力されるセルを送出可能となるまで一時記憶しておくATMセルメモリと,入力セルをVPまたはVCから出力する時刻を判別する出力タイミング判別部と,各時刻毎に出力するセルを記憶する読出制御メモリと,現時刻を示す時計部とを備える。セル入力時に,ATMセルメモリに書き込むと同時に,VPまたはVCに対応して設定された特性及び履歴により定められる現時刻からそのセルを出力すべき時刻を出力タイミング判別部で判別し,判別された時刻に対応するセルを読み出すためのセル読出情報を読出制御メモリに書き込み,時計部の現時刻情報を用いて読出可能なセルを読出制御メモリで検出し,検出されたセルをATMセルメモリから読み出すよう構成する。

Claim (excerpt)：

複数のVPまたはVCを扱うATM網において,ラインに入力されるセルを送出可能となるまで一時記憶しておくATMセルメモリと,入力セルのVPまたはVCに基づいて出力する時刻を判別する出力タイミング判別部と,各時刻毎に出力するセルを記憶する読出制御メモリと,現時刻を示す時計部とを備え,セルが入力された時に,前記ATMセルメモリに書き込むと同時に,セルのVPまたはVCに対応して設定された特性及び履歴により定められる現時刻からそのセルを出力すべき時刻を出力タイミング判別部で判別し,判別された時刻に対応する当該セルを読み出すためのセル読出情報を前記読出制御メモリに書き込み,時計部から発生する現時刻情報を用いて読出可能なセルの読出情報を前記読出制御メモリにより検出し,検出されたセル読出情報により前記ATMセルメモリからセルを読み出すことを特徴とするATM網におけるトラヒックシェイピング装置。