Pat
J-GLOBAL ID:200903004397971466

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 三好 秀和 (外3名)
Gazette classification:公開公報
Application number (International application number):1998076043
Publication number (International publication number):1999274521
Application date: Mar. 24, 1998
Publication date: Oct. 08, 1999
Summary:
【要約】【課題】 チップサイズを抑えつつ順方向損失と逆方向損失の低減を実現する半導体装置を提供する。【解決手段】 第1導電型の半導体層と、該半導体層を挟む電極とを有し、前記半導体層の所定の複数の領域に凹部を形成し、前記複数の凹部の内部に第2導電型の埋め込み層と該埋め込み層の周辺に第2導電型の第1拡散層とを夫々形成した半導体装置において、前記各第2導電型の第1拡散層相互間のショットキー接合部を凹形状にするトレンチ部を設け、さらに前記トレンチ部の底端部周辺における前記第1導電型の半導体層に第2導電型の第2拡散層を設ける。
Claim (excerpt):
第1導電型の半導体層と、該半導体層を挟む電極とを有し、前記半導体層の所定の複数の領域に凹部を形成し、前記複数の凹部の内部に第2導電型の埋め込み層と該埋め込み層の周辺に第2導電型の第1拡散層とを夫々形成した半導体装置において、前記各第2導電型の第1拡散層相互間のショットキー接合部を凹形状にするトレンチ部を設けたことを特徴とする半導体装置。

Return to Previous Page