Pat

J-GLOBAL ID：200903004428133979

検出器回路

Inventor： マルティン・フィッシャー
Applicant, Patent owner： ヒューレット・パッカード・カンパニー
Agent (1)： 古谷 馨 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992300832
Publication number (International publication number)：1993223900
Application date： Nov. 11, 1992
Publication date： Sep. 03, 1993
Summary：

【要約】 (修正有)【目的】 フリップ-フロップの回復時間が必要なことによる不利な結果を回避する検出回路を提供すること。【構成】 好ましくは集積回路試験器のための検出器回路2が、未知の2進信号Aを2個の基準電圧Vr1,Vr2と比較する。比較器5,6の出力が1対nデコーダ11に供給され、該デコーダの出力12-14は、今度はラッチ回路22-24に供給される。これらのラッチ回路は、制御信号Gにより起動されるフィードバックループを備え、伝送モード又は指示された時間窓の間に未知の2進信号Aのすべての状態を記録できるモードで動作させることができる。ラッチ回路22-24の出力K,M,Oは、該ラッチ回路22-24の出力を標本抽出するためのDフリップ・フロップ38-40に供給される。

Claim (excerpt)：

未知の2進信号の状態変化を検出する、好ましくは集積回路試験器のための検出器回路であって、前記未知の2進信号を受信する少なくとも1個の比較器回路と、前記比較器回路の出力に接続された1対nデコーダと、前記1対nデコーダの少なくとも1個の出力に接続された少なくとも1個のラッチ回路とを備え、該ラッチ回路が制御信号により起動することのできるフィードバックループを有することを特徴とする検出器回路。

Patent cited by the Patent：

Cited by applicant (2)

• 特開昭63-172975
  
• 特開昭55-154470
  

Cited by examiner (2)

• 特開昭63-172975
  
• 特開昭55-154470