Pat
J-GLOBAL ID：200903004430516664

半導体装置

Inventor：
半澤 悟

About 半澤 悟

, 
久米 均

About 久米 均


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (2)： 井上 学 ,  戸田 裕二
Gazette classification：公開公報
Application number (International application number)：2007335614
Publication number (International publication number)：2009158020
Application date： Dec. 27, 2007
Publication date： Jul. 16, 2009
Summary：
【課題】 高信頼動作の相変化メモリを実現する。【解決手段】 本発明による半導体装置は、カルコゲナイド材料を用いた記憶層とダイオードで構成されたメモリセルを積層した構造のメモリアレイを有し、選択されたメモリセルが位置する層に応じて、初期化条件及び書き換え条件が変更されるものである。カレントミラー回路を動作に応じて選択するとともに、電圧選択回路とカレントミラー回路におけるリセット電流の制御機構により、初期化条件及び書き換え条件(ここでは、リセット条件)を動作に応じて変更する。【選択図】 図1
Claim 1：
第1層に設けられ、電流により記憶情報が書き込まれる第1記憶素子を有する第1メモリセルと、 前記第1層の上方に形成された第2層に設けられ、電流により記憶情報が書き込まれる第2記憶素子を有する第2メモリセルと、 前記第1層を選択するための第1層選択信号又は前記第2層を選択するための第2層選択信号を出力するための第1アドレス・デコーダと、 前記第1メモリセルに第1記憶情報を書き込む際に前記第1メモリセルに第1電流を供給し、前記第2メモリセルに前記第1記憶情報を書き込む際に前記第2メモリセルに前記第1電流とは異なる大きさの第2電流を供給するための書き換えドライバとを有し 前記書き換えドライバは、前記第1層選択信号及び前記第2層選択信号に応じて、前記第1電流及び前記第2電流の大きさを制御することを特徴とする半導体装置。
IPC (4)：
G11C 13/00 ,  H01L 27/105 ,  H01L 27/10 ,  H01L 45/00
FI (4)：
G11C13/00 A ,  H01L27/10 448 ,  H01L27/10 481 ,  H01L45/00 A
F-Term (14)：
5F083FZ10 ,  5F083GA10 ,  5F083GA21 ,  5F083JA39 ,  5F083JA60 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA10 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM