Pat

J-GLOBAL ID：200903004446685687

半導体集積回路装置

Inventor： 神原 祥彦 ,  鶴見 博幸
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998311317
Publication number (International publication number)：2000139026
Application date： Oct. 30, 1998
Publication date： May. 16, 2000
Summary：

【要約】【課題】電源に入力されるジャイアントサージに対する耐量を充分に確保しつつ、なおかつチップサイズを縮小することが可能な半導体集積回路装置を提供すること。【解決手段】 出力段8がプッシュプル回路で構成され、動作/非動作状態を切り換えるための制御端子14を有する増幅回路2と、第1の基準電位V1と電源電位Vccとの電位差が第1の設定電位差以上になったことを検出する過電圧検出回路3と、入力端子が過電圧検出回路3の出力端子に、出力端子が増幅回路2の制御端子14に接続されるプロテクタ回路4と、電源電位Vccと第1の基準電位V1との電位差が第1の設定電位差以上で増幅回路2が非動作状態であるときに、増幅回路2の出力端子11を第1の基準電位V1と電源電位Vccとの間の電位V3とするバイアス回路5とを具備することを特徴としている。

Claim (excerpt)：

出力段がプッシュプル回路で構成され、動作/非動作状態を切り換えるための制御端子を有する増幅回路と、電源電位と第1の基準電位との電位差が第1の設定電位差以上になったことを検出する過電圧検出回路と、入力端子が前記過電圧検出回路の出力端子に、出力端子が前記増幅回路の制御端子に接続されるプロテクタ回路と、前記電源電位と前記第1の基準電位との電位差が前記第1の設定電位差以上で前記増幅回路が非動作状態であるときに、前記増幅回路の出力端子を前記第1の基準電位と前記電源電位との間の電位とするバイアス回路とを具備することを特徴とする半導体集積回路装置。

IPC (3)：

H02H 9/04 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H02H 9/04 B ,  H01L 27/04 H

F-Term (20)：

5F038BB03 ,  5F038BB05 ,  5F038BE09 ,  5F038BH02 ,  5F038BH05 ,  5F038BH13 ,  5F038BH15 ,  5F038CD08 ,  5F038DF01 ,  5F038DF16 ,  5F038DT12 ,  5F038EZ20 ,  5G013AA02 ,  5G013AA16 ,  5G013BA02 ,  5G013CB02 ,  5G013CB03 ,  5G013CB15 ,  5G013DA05 ,  5G013DA10