Pat
J-GLOBAL ID：200903004455162530

半導体基板の製造方法およびこれにより製造された半導体基板

Inventor：
臼田 宏治

About 臼田 宏治

, 
高木 信一

About 高木 信一


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：2000357158
Publication number (International publication number)：2001217430
Application date： Nov. 24, 2000
Publication date： Aug. 10, 2001
Summary：
【要約】【課題】歪み層/歪み印加結晶層構造において、歪み印加結晶層構造より発生する結晶欠陥による歪み層の結晶性劣化を低減し、かつ絶縁層上に歪み層/歪み印加結晶層構造を薄膜で形成した基板とその形成方法とを提供する。【解決手段】Si基板上の絶縁層と、別のSi基板上のSiGe層とを、半導体張り合わせ技術を用いて接合し、SiGe層側のSi基板を研磨等により除去する。
Claim (excerpt)：
基板と、前記基板上に形成された絶縁膜と、前記絶縁膜上に実質的に接して形成され格子緩和したアンドープの第1の半導体層と、前記第1の半導体層上に形成されその格子定数が前記第1の半導体層の格子定数よりも小さくかつ引っ張り格子歪みを有する第2の半導体層と、前記第2の半導体層上に選択的に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜直下の前記第2の半導体層の表面に形成されたチャネル領域と、少なくとも前記第2の半導体領域に、前記チャネル領域を介して互いに離れて設けられたソース・ドレイン領域とを具備することを特徴とする半導体装置。
IPC (3)：
H01L 29/786 ,  H01L 27/12 ,  H01L 21/336
FI (3)：
H01L 27/12 B ,  H01L 29/78 618 E ,  H01L 29/78 627 D
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM