Pat

J-GLOBAL ID：200903004497566496

半導体記憶装置

Inventor： 菅原 美紀夫 ,  船木 純 ,  熊井 章宏 ,  幕田 喜一
Applicant, Patent owner： 株式会社日立製作所 ,  アキタ電子株式会社
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1992172043
Publication number (International publication number)：1993343634
Application date： Jun. 06, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】【目的】 ダイナミック型RAM等の半導体基板SUB内における信号伝達遅延時間のバラツキを抑制し、その特性バラツキを抑制するとともに、ダイナミック型RAM等のビット構成の切り換えを容易にし、その開発期間を短縮する。【構成】 ダイナミック型RAM等の半導体基板SUBの中央部にボンディングパッドPADと記憶データ及びアドレス信号等に関する入力回路及び出力回路とを配置し、これらのボンディングパッド列ならびに入力回路及び出力回路の四方を取り囲むべくメモリマットMAT0〜MAT3を配置する。これにより、信号線長のバラツキを抑制しつつ、記憶データの入力又は出力経路に関する回路及び配線等のレイアウトを系統化することができる。

Claim (excerpt)：

半導体基板の中央部に配置される複数のボンディングパッドと、上記複数のボンディングパッドの四方を取り囲むように配置される複数のメモリマットとを具備することを特徴とする半導体記憶装置。

IPC (3)：

H01L 27/108 ,  H01L 21/82 ,  H01L 27/04

FI (2)：

H01L 27/10 321 ,  H01L 21/82 P