Pat

J-GLOBAL ID：200903004500561441

半導体装置及びその製造方法

Inventor： 山本 充彦
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1996304193
Publication number (International publication number)：1998135270
Application date： Oct. 31, 1996
Publication date： May. 22, 1998
Summary：

【要約】【課題】 CSP等と呼ばれる半導体装置において、半導体チップとは別の部品であるインターポーザ(サブ回路基板)を用いない構造とする。【解決手段】 半導体チップ21は、シリコン基板22の上面周辺部に形成された第1の接続電極23が保護膜24の開口部25を介して露出された構造となっている。開口部25を除く半導体チップ21の周囲全体には絶縁膜30が形成されている。第1の接続電極23上及び絶縁膜30の上面、側面、下面に形成された溝33内には無電解メッキ層からなる引き回し線37が形成されている。絶縁膜30の下面に形成された溝32内には無電解メッキ層からなる第2の接続電極36が形成されている。引き回し線37上には保護膜38が形成されている。第2の接続電極36上には半田バンプ39が形成されている。

Claim (excerpt)：

一の面の周辺部に複数の第1の接続電極が配列形成された半導体チップと、前記第1の接続電極を除く前記半導体チップの一の面、側面及び他の面を覆うように形成された絶縁膜と、前記半導体チップの他の面に形成された前記絶縁膜上に配列形成された複数の第2の接続電極と、前記第1の接続電極上と前記半導体チップの一の面、側面及び他の面とに形成され、前記第1の接続電極と前記第2の接続電極との間を導通する複数の引き回し線と、前記第2の接続電極上に形成された金属バンプとを具備することを特徴とする半導体装置。