Pat

J-GLOBAL ID：200903004549370382

符号誤り検出装置

Inventor： 服部 司
Applicant, Patent owner： アンリツ株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991179878
Publication number (International publication number)：1993029956
Application date： Jul. 19, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 M系列のPN信号を試験信号に使用してデジタル被試験システムの符号誤りを検出する場合に、内部に組込まれたFSRから出力されるPN信号が受信信号に同期するまでの期間に入力された受信信号の先頭部分のビットデータに対しても確実に符号誤り検出を実施する。【構成】 外部PN信号と同一ビットパターンを出力する従来の正順FSRの他に、逆方向のビットパータンを出力する逆順FSRおよびLIFO型シフトレジスタを用いて、同期確立までに入力された受信信号を一旦LIFO型シフトレジスタに記憶しておき、逆方向に出力する過程で逆順PN信号を用いて符号誤りを検出する。

Claim (excerpt)：

バーストフレームに組込まれた状態で入力端子から入力されたM系列の(2m -1)周期を有する受信信号(a) の連続するm個の各ビットデータを切換回路(8) を介してm段構成の正順FSR(9a)の各レジスタに取込んだ後、前記切換回路を動作させて前記正順FSRの入出力間を接続してこの正順FSRを自走状態にし、この正順FSRから出力される正順PN信号 (b1 ) の各ビットデータと前記受信信号の各ビットデータとが一致するか否かを順次比較して、一致ビットがm個連続すると前記正順PN信号の前記受信信号に対する同期が確立したと判断して、その後前記受信信号の符号誤りを検出する符号誤り検出装置において、前記バーストフレーム長を示すバーストビット数(N) 以上のレジスタを有し、前記受信信号の各ビットデータを順次各レジスタに記憶していき、バーストビット数分のビットデータが記憶されると、記憶したときと逆の順序で出力していくLIFO型シフトレジスタ(21)と、前記正順FSRのm個の各レジスタのビットデータが自己のm個の各レジスタにロードされる逆順FSR(18)と、この逆順FSRから出力される逆順PN信号 (b2 ) の各ビットデータと前記LIFO型シフトレジスタから順次出力される受信信号 (a1 ) の各ビットデータとが一致するか否かを比較して不一致のとき不一致検出信号を出力する比較回路(19)とを備えた符号誤り検出装置。

IPC (4)：

H03M 13/00 ,  G06F 13/00 301 ,  H04L 1/00 ,  H04L 7/00