Pat

J-GLOBAL ID：200903004579949334

IEEE1394装置及びこれを含むIEEE1394バスネットワーク並びにIEEE1394バスのデータ転送効率向上方法

Inventor： 市川 純 ,  小島 龍志
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 眞吉
Gazette classification：公開公報
Application number (International application number)：2002074394
Publication number (International publication number)：2003273886
Application date： Mar. 18, 2002
Publication date： Sep. 26, 2003
Summary：

【要約】【課題】IEEE1394バスネットワーク内にアイソクロナス転送行うノードが存在する場合にはその転送を可能にすると共に、存在しない場合には無駄時間を省いてデータ転送効率を向上させる。【解決手段】IEEE1394バスで接続された複数のIEEE1394デバイスの少なくとも1つにおいて、アイソクロナス・サイクル・タイム経過したかどうかを周期的に検出し、自ノードがサイクル・マスタであり(S1)、かつ、該自ノードがアイソクロナス・リソース・マネージャでないか(S2)、チャンネル・アベイラブル・レジスタがその初期値でないか(S3)又はバンド幅・アベイラブル・レジスタの内容がその初期値でないか(S4)どうかを判定し、該アイソクロナス・サイクル・タイム経過の検出に応答して、該判定が肯定判定であれば、サイクル・スタート・パケットをネットワーク上にブロードキャストする(S6)。

Claim (excerpt)：

自ノードがサイクル・マスタであるかどうかを示すサイクル・マスタ・ビット、該自ノードがアイソクロナス・リソース・マネージャであるかどうかを示すアイソクロナス・リソース・マネージャ・ビット、1アイソクロナス・サイクル・タイム経過毎にパルスを生成するサイクル・タイマ・レジスタ、チャンネル・アベイラブル・レジスタ、バンド幅・アベイラブル・レジスタ、及び、プライオリティ・リクエスト・ビットを備え、該プライオリティ・リクエスト・ビットのアサートに応答してバス使用権獲得のための信号をバス接続用ポートから出力するIEEE1394装置において、該サイクル・マスタ・ビットがアサートされ、かつ、該アイソクロナス・リソース・マネージャ・ビットがアサートされてなく、該チャンネル・アベイラブル・レジスタの内容がその初期値でなく、又は該バンド幅・アベイラブル・レジスタの内容がその初期値でない場合には、該パルスの生成に応答して該プライオリティ・リクエスト・ビットをアサートするバス使用権リクエスト判定手段、を有することを特徴とするIEEE1394装置。

F-Term (3)：

5K032CA06 ,  5K032CB04 ,  5K032CD03