Pat

J-GLOBAL ID：200903004607040800

溝の埋め込み工程を備えた半導体装置の製造方法

Inventor： 佐藤 淳一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1991029661
Publication number (International publication number)：1993006935
Application date： Jan. 30, 1991
Publication date： Jan. 14, 1993
Summary：

【要約】 (修正有)【目的】 半導体基板等に形成した溝を良好に埋め込むことができ、かつ製造時間を短縮できる半導体装置の製造方法を提供する。【構成】半導体基板等の基体1に形成した溝21〜23を、バイアスECR-CVD等の堆積とエッチングとを同時的に行う堆積手段により埋め込む溝の埋め込み工程を備えた半導体装置の製造方法において、基体上に少なくとも2層構造のエッチングストップ層3を形成して溝形成を行い、該エッチングストップ層3はテーパ41〜43を有する構造とすることによって、テーパにより埋め込みを容易にするとともに、平坦化の水平戻しの時間短縮を図った。

Claim (excerpt)：

基体に形成した溝を、堆積とエッチングとを同時的に行う堆積手段により埋め込む溝の埋め込み工程を備えた半導体装置の製造方法において、 基体上に少なくとも2層構造のエッチングストップ層を形成して溝形成を行い、該エッチングストップ層に形成された溝の内、少なくとも上層のエッチングストップ層に形成された溝はテーパ化したものであることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/76 ,  H01L 21/302

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭63-107512
  
• 特公昭63-031615