Pat

J-GLOBAL ID：200903004609721341

半導体基板およびその製造方法

Inventor： 児島 学 ,  有本 由弘 ,  杉井 寿博
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992005370
Publication number (International publication number)：1993190657
Application date： Jan. 16, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 SOI 構造の半導体基板に関し,バイCMOS構成の集積回路の形成に適したSOI 構造の基板を提供可能とすること目的とする。【構成】 シリコンウエハの表面に高さの異なるメサを形成し, これらのメサを, 上表面が平坦な絶縁層で埋め込んだのち, この絶縁層を介してシリコンウエハを別のシリコンウエハと接着する。第1のシリコンウエハの裏面を, 前記絶縁層が表出するまで研磨し, 上記メサを島状に分離する。これら島状の半導体層は,最初のメサの高さに応じて, MOS トランジスタに適した厚さおよびバイポーラトランジスタに適した厚さを有する。

Claim (excerpt)：

支持基板の一表面に絶縁層を介して形成された半導体層から成り且つ互いに電気的に分離されており且つ該絶縁層からの高さが等しく厚さが異なる二つの島を備えたことを特徴とする半導体基板。

IPC (2)：

H01L 21/76 ,  H01L 27/12

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭60-112463
  
• 特開昭62-087362