Pat

J-GLOBAL ID：200903004613668331

不揮発性半導体記憶装置の製造方法

Inventor： 宮崎 洋一 ,  吉田 透
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1994027101
Publication number (International publication number)：1995235649
Application date： Feb. 25, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【構成】 半導体基板の第1導電型の半導体領域上に第1導電型、第2導電型及び第1導電型の順に積層した導電層からなり、互いに隣接した複数の半導体角柱を形成する工程と、半導体角柱の第2導電型の導電層領域の側壁に第1の絶縁膜を介して各々独立した第1の導電膜を形成する工程と、第1の導電膜の側壁に第2の絶縁膜を介して第2の導電膜を形成し、隣接する複数の半導体角柱間でこの第2の導電膜を接続する工程と、半導体角柱間に平坦化用絶縁膜を埋め込む工程と、半導体角柱の上層の前記第1導電型の導電層と接続した配線層を形成する工程とを具備することを特徴とする不揮発性半導体記憶装置の製造方法。【効果】本発明を用いると、簡易な製造工程により、高密度メモリセルを実現した不揮発性半導体記憶装置の製造方法を実現できる。また、付随的な効果として、高速消去・高速読出動作が可能な不揮発性半導体記憶装置を提供できる。

Claim (excerpt)：

半導体基板の第1導電型の半導体領域上に第1導電型、第2導電型及び第1導電型の順に積層した導電層からなり、互いに隣接した複数の半導体角柱を形成する工程と、複数の前記半導体角柱の前記第2導電型の導電層領域の側壁に第1の絶縁膜を介して各々独立した第1の導電膜を形成する工程と、複数の前記第1の導電膜の側壁に第2の絶縁膜を介して第2の導電膜を形成し、隣接する複数の半導体角柱間でこの第2の導電膜を接続する工程と、前記半導体角柱間に平坦化用絶縁膜を埋め込む工程と、前記半導体角柱の上層の前記第1導電型の導電層と接続した配線層を形成する工程とを具備することを特徴とする不揮発性半導体記憶装置の製造方法。