Pat

J-GLOBAL ID：200903004645180098

集積回路のテスト用回路

Inventor： 小川 義和
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995070094
Publication number (International publication number)：1996271584
Application date： Mar. 28, 1995
Publication date： Oct. 18, 1996
Summary：

【要約】【目的】 VDD-VSS間の電源電流を測定して集積回路のDC電流を伴う不良を判定するテスト時において、その不良発生部分の特定を容易に行うことができる集積回路のテスト用回路を提供することである。【構成】 順序回路と組み合わせ回路の双方を含む集積回路における各組み合わせ回路への電源経路をそれぞれ遮断する複数の電源経路遮断回路と、前記集積回路の電源電流を測定することで該集積回路の良否を判別するテスト実行時に、前記各電源経路遮断回路の遮断実行を制御する遮断制御回路と、前記テスト実行時に前記各組み合わせ回路の出力をカットする出力カット手段とを備えたものである。

Claim (excerpt)：

順序回路と組み合わせ回路の双方を含む集積回路における各組み合わせ回路への電源経路をそれぞれ遮断する複数の電源経路遮断回路と、前記集積回路の電源電流を測定することで該集積回路の良否を判別するテスト実行時に、前記各電源経路遮断回路の遮断実行を制御する遮断制御回路とを備えたことを特徴とする集積回路のテスト用回路。

IPC (3)：

G01R 31/28 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

G01R 31/28 V ,  H01L 27/04 T