Pat
J-GLOBAL ID：200903004682771020

半導体素子の製造方法

Inventor：
鄭 鎭 基

About 鄭 鎭 基


Applicant, Patent owner：
株式会社ハイニックスセミコンダクター

About 株式会社ハイニックスセミコンダクター


Agent (3)： 三枝 英二 ,  眞下 晋一 ,  松本 公雄
Gazette classification：公開公報
Application number (International application number)：2007273342
Publication number (International publication number)：2008166714
Application date： Oct. 22, 2007
Publication date： Jul. 17, 2008
Summary：
【課題】セル領域及び周辺領域のCDを所定の大きさに調整することができる半導体素子の製造方法を提供すること。【解決手段】セル領域及び周辺領域が画定された基板301上に、被エッチング層303、302A、302Bを形成するステップと、セル領域に第1部分304A及び第2部分305Aを有する第1マスクパターンを形成し、周辺領域に第1部分及び第2部分305Bを有する第2マスクパターンを形成するステップと、セル領域上に感光膜パターン309を形成するステップと、第2マスクパターンの第1部分をトリミングすることによりトリミングされた第1部分304Cを形成するステップと、感光膜パターン309、第1マスクパターンの第2部分305A及び第2マスクパターンの第2部分305Bを除去するステップと、被エッチング層303、302A、302Bをエッチングし、セル領域及び周辺領域にパターンを形成するステップとを含む。【選択図】図3D
Claim 1：
セル領域及び周辺領域が画定された基板上に被エッチング層を形成するステップと、 前記セル領域の前記被エッチング層上に第1部分及び第2部分を有する第1マスクパターンを形成し、前記周辺領域の被エッチング層上に第1部分及び第2部分を有する第2マスクパターンを形成するステップと、 前記セル領域上に感光膜パターンを形成するステップと、 前記第2マスクパターンの前記第1部分をトリミングするステップと、 前記感光膜パターン、前記第1マスクパターンの前記第2部分及び前記第2マスクパターンの前記第2部分を除去するステップと、 前記被エッチング層をエッチングすることにより、前記セル領域及び前記周辺領域にパターンを形成するステップと を含むことを特徴とする半導体素子の製造方法。
IPC (2)：
H01L 21/027 ,  G03F 7/20
FI (5)：
H01L21/30 570 ,  H01L21/30 502C ,  H01L21/30 514A ,  H01L21/30 573 ,  G03F7/20 521
F-Term (3)：
5F046AA11 ,  5F046LA18 ,  5F046NA01
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM