Pat

J-GLOBAL ID：200903004732548867

キャッシュメモリ

Inventor： 梶屋 博勝
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993212689
Publication number (International publication number)：1995064858
Application date： Aug. 27, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】 コンピュータを構成するCPU4と主記憶部3との間に設けられ、主記憶部3に記憶された各種情報を一時記憶するキャッシュメモリ5において、CPU4のキャッシュメモリ5に対するアクセス要求のヒット率を上げてコンピュータ全体の処理速度を上昇させる。【構成】 キャッシュメモリ5を、主記憶部3に記憶された各種情報のうち静的データ及び命令を一時記憶する静的データ/命令キャッシュメモリ6と、各種情報のうち主記憶部3のスタック領域に記憶された動的データを一時記憶するスタック専用キャッシュメモリ7とに分割して、それぞれ個別にデータの書込みクリアの管理を行う。

Claim (excerpt)：

コンピュータを構成するCPUと主記憶部との間に設けられ、前記主記憶部に記憶された各種情報を一時記憶するキャッシュメモリにおいて、前記主記憶部に記憶された各種情報のうち静的データ及び命令を一時記憶する静的データ/命令キャッシュメモリと、前記各種情報のうち前記主記憶部のスタック領域に記憶された動的データを一時記憶するスタック専用キャッシュメモリとで構成されたことを特徴とするキャッシュメモリ。