Pat

J-GLOBAL ID：200903004746992883

半導体装置の製造方法

Inventor： 片山 博文 ,  上田 多加志
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：2000278177
Publication number (International publication number)：2002094052
Application date： Sep. 13, 2000
Publication date： Mar. 29, 2002
Summary：

【要約】【課題】【解決手段】 (a)半導体基板上に第1絶縁膜及び酸化膜を形成し、(b)該酸化膜上に第1金属膜からなるダミーゲート電極を形成し、(c)熱処理により前記酸化膜と第1金属膜とを反応させて前記酸化膜を前記ダミーゲート電極を構成する金属の酸化膜からなる高誘電体膜に変換し、(d)得られた半導体基板上に第2絶縁膜を形成し、該第2絶縁膜を前記ダミーゲート電極表面が露出するまで平坦化することにより、前記第2絶縁膜内にダミーゲート電極を形成し、(e)該ダミーゲート電極を除去することにより前記第2絶縁膜に溝を形成し、(f)該溝内に少なくとも第2金属膜を埋め込むことによりメタルゲート電極を形成することからなる半導体装置の製造方法。

Claim (excerpt)：

(a)半導体基板上に第1絶縁膜及び酸化膜を形成し、(b)該酸化膜上に第1金属膜からなるダミーゲート電極を形成し、(c)熱処理により前記酸化膜と第1金属膜とを反応させて前記酸化膜を前記ダミーゲート電極を構成する金属の酸化膜からなる高誘電体膜に変換し、(d)得られた半導体基板上に第2絶縁膜を形成し、該第2絶縁膜を前記ダミーゲート電極表面が露出するまで平坦化することにより、前記第2絶縁膜内にダミーゲート電極を形成し、(e)該ダミーゲート電極を除去することにより前記第2絶縁膜に溝を形成し、(f)該溝内に少なくとも第2金属膜を埋め込むことによりメタルゲート電極を形成することからなる半導体装置の製造方法。

IPC (2)：

H01L 29/78 ,  H01L 21/283

FI (2)：

H01L 21/283 L ,  H01L 29/78 301 G

F-Term (50)：

4M104AA01 ,  4M104AA02 ,  4M104AA04 ,  4M104AA05 ,  4M104BB02 ,  4M104BB04 ,  4M104BB14 ,  4M104BB29 ,  4M104BB30 ,  4M104BB34 ,  4M104BB35 ,  4M104CC05 ,  4M104DD03 ,  4M104DD34 ,  4M104DD37 ,  4M104EE03 ,  4M104EE09 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104HH20 ,  5F040DA14 ,  5F040DA19 ,  5F040DB01 ,  5F040DB09 ,  5F040DB10 ,  5F040DC01 ,  5F040DC03 ,  5F040DC04 ,  5F040DC05 ,  5F040EC01 ,  5F040EC04 ,  5F040EC09 ,  5F040EC10 ,  5F040ED01 ,  5F040ED03 ,  5F040ED04 ,  5F040EF02 ,  5F040EH02 ,  5F040EH05 ,  5F040EH07 ,  5F040EL02 ,  5F040EL03 ,  5F040EL06 ,  5F040FA01 ,  5F040FA05 ,  5F040FB02 ,  5F040FB04 ,  5F040FC10 ,  5F040FC21