Pat
J-GLOBAL ID：200903004756115848
暴走防止制御方式
Inventor：
Applicant, Patent owner：
Agent (1)：
柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994114834
Publication number (International publication number)：1995319588
Application date： May. 27, 1994
Publication date： Dec. 08, 1995
Summary：
【要約】【目的】 マイクロプロセッサの暴走を防止する暴走防止制御方式に関し、比較的簡単な構成によりマイクロプロセッサの暴走を未然に防止する。【構成】 モデム2は、マイクロプロセッサ3と、変復調部4と、パワーオンリセット回路6と、リセット信号生成回路7等を備え、端末装置1とモデム2との間のデータ転送に於ける端末装置1の動作可を示すレディ信号ERのオンからオフへの立下りをリセット信号生成回路7で検出してリセット信号を生成する。パワーオンリセット回路6は、電源投入時の電源電圧の立上り検出及びリセット信号生成回路7からのリセット信号により、マイクロプロセッサ3のリセット端子RSTにリセット信号を加えて、マイクロプロセッサ3のリセットを行わせる。
Claim (excerpt)：
端末装置との間でデータを転送する装置のマイクロプロセッサの暴走を防止する暴走防止制御方式に於いて、前記端末装置の動作可を示すレディ信号のオンからオフへの立下りを検出して前記マイクロプロセッサのリセット信号を生成するリセット信号生成回路を設け、前記レディ信号のオンからオフへの立下り毎に前記マイクロプロセッサのリセットを行うことを特徴とする暴走防止制御方式。
IPC (4)：
G06F 1/24
, G06F 9/00 360
, G06F 11/00 350
, G06F 11/14 310
