Pat

J-GLOBAL ID：200903004763439713

半導体装置の製造方法

Inventor： 寺田 信広 ,  冨永 長孝
Applicant, Patent owner： 宮崎沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 大西 健治
Gazette classification：公開公報
Application number (International application number)：1996182410
Publication number (International publication number)：1998027792
Application date： Jul. 11, 1996
Publication date： Jan. 27, 1998
Summary：

【要約】【課題】 従来、層間絶縁膜を構成する下層のP-TEOS膜205は、一定のRFパワーを印加することにより形成していた。この形成方法によると、上層の絶縁膜(O3TEOS膜207)を含めた層間絶縁膜の形状が、急峻(段差が大きく、勾配が急である。)になってしまい、その結果、層間絶縁膜上に形成する上層のメタル配線のカバレッジが悪くなってしまうという問題があった。【解決手段】 本発明は、上述した問題点を解決するためになされた半導体装置の製造方法であり、その要旨とするところは、層間絶縁膜を構成する下層の絶縁膜を、形成条件を変化させながら形成することである。

Claim (excerpt)：

(a)半導体基体上に所定形状にパターニングされた配線層を形成する工程と、(b)前記配線層上を含む前記半導体基体上に、形成条件を変化させながら第1の絶縁層を形成する工程と、(c)前記第1の絶縁層上に第2の絶縁層を形成する工程とを有することを特徴とする半導体装置の製造方法。