Pat

J-GLOBAL ID：200903004769075802

イオン注入によるトレンチ内の自己整合された差別的酸化

Inventor： カール リクテンバーガー ,  フレデリック ピー ギルズ ,  クリスティアーナ ユエ ,  カイル ターリル ,  モハメド エヌ ダーウィッシュ ,  ディーバ パッタナヤク ,  カン ホン ルイ ,  ロバート ス ,  クオ イン チェン
Applicant, Patent owner： シリコニックス・インコーポレイテッド
Agent (9)： 中村 稔 ,  大塚 文昭 ,  熊倉 禎男 ,  宍戸 嘉一 ,  今城 俊夫 ,  小川 信夫 ,  村社 厚夫 ,  西島 孝喜 ,  箱田 篤
Gazette classification：公開公報
Application number (International application number)：2003179389
Publication number (International publication number)：2004031963
Application date： Jun. 24, 2003
Publication date： Jan. 29, 2004
Summary：

【課題】MOSFETにおける、ゲートとN-エピ層との間に大きな重なり領域の形成を避けることによって、薄いゲート絶縁体の一部にドレイン動作電圧を作用させない。【解決手段】本発明によると、半導体基板内にトレンチを設けることによって、トレンチMOSFETが形成される。トレンチの側壁又は該トレンチの底部のいずれかの一部に注入種が注入される。次に、絶縁層がトレンチの底部及び側壁に重なる状態で成長される。絶縁層がトレンチの側壁よりも速く該トレンチの底部上に成長するように、注入種が選択され、該トレンチの側壁よりも厚い絶縁層が該トレンチの底部にもたらされる。【選択図】 図5A

Claim (excerpt)：

トレンチMOSFETを製造する方法であって、 半導体基板を設け、 側壁及び底部を含むトレンチを前記基板内に形成し、 前記トレンチの前記底部の少なくとも一部に第1の注入種を注入し、 前記トレンチの前記底部及び側壁に重なる絶縁層を付着させる、 段階を含み、 前記絶縁層が前記側壁より速く前記トレンチの前記底部上に成長するように、前記第1の注入種が選択されることを特徴とする方法。

IPC (3)：

H01L21/336 ,  H01L21/265 ,  H01L29/78

FI (4)：

H01L29/78 658E ,  H01L29/78 652K ,  H01L29/78 653A ,  H01L21/265 R

Patent cited by the Patent：

Cited by examiner (4)

• 改良された低電圧パワーMOSFET素子およびその製造処理
  Gazette classification：公開公報   Application number：特願2001-105673   Applicant：インターナショナル・レクチファイヤー・コーポレーション
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-184521   Applicant：日本電気株式会社
• トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型MISデバイスの製造方法
  Gazette classification：公開公報   Application number：特願2001-172348   Applicant：シリコニックス・インコーポレイテッド
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-225054   Applicant：株式会社東芝