Pat
J-GLOBAL ID：200903004850811181
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1993109155
Publication number (International publication number)：1994326093
Application date： May. 11, 1993
Publication date： Nov. 25, 1994
Summary：
【要約】【目的】 微細化および高集積化が図れる半導体装置およびその製造方法を提供する。【構成】 シリコン基板1上に形成した絶縁膜6にコンタクトホール7を開口して金属膜8で埋め込んだ後、第1の配線層9を形成し、全面に第1の絶縁膜14を形成しエッチバックして第1の配線層間に埋込み、ストッパー層15を全面に形成して第1の配線層9表面が露出するまでエッチバックした後、全面に層間絶縁膜10を形成してエッチングしスルーホール11を開口する。【効果】 スルーホール部における重ね合わせのマージンを不要とできる。
Claim (excerpt)：
基板上に形成された第1の絶縁膜、この第1の絶縁膜と同層に所定のパターンで形成された第1の配線層、上記第1の絶縁膜と第1の配線層とからなる層の上層に形成された第2の絶縁膜、この第2の絶縁膜からなる層の上層に形成され上記第2の絶縁膜に形成されたスルーホールを介して上記第1の配線層と電気的に接続された第2の配線層を備えた半導体装置において、上記第1の絶縁膜の表面に、上記第2の絶縁膜にスルーホールを形成する際のエッチングに対してエッチングレートの小さい材料からなるストッパー層を形成したことを特徴とする半導体装置。
IPC (4)：
H01L 21/3205
, H01L 21/302
, H01L 21/306
, H01L 21/90
H01L 21/88 B
, H01L 21/88 C
