Pat
J-GLOBAL ID：200903004865300280
MIS型半導体装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993048960
Publication number (International publication number)：1994268215
Application date： Mar. 10, 1993
Publication date： Sep. 22, 1994
Summary：
【要約】【目的】 本発明の目的は薄膜SOIの半導体層の厚さの変動によるしきい値ばらつきを低減し、さらに移動度を向上させたMIS型半導体装置を提供することにある。【構成】 薄膜SOIのチャネル端領域を高濃度にしてこの領域では反転層形成時も完全に空乏化しないようにし、しきい値を導電不純物濃度で決定する。その他のチャネル領域は完全空乏化させてパンチスルーを低減すると共に極めて低濃度にして不純物散乱を低減して移動度の向上を図る。【効果】 本発明によれば薄膜SOIの半導体層の厚さの変動によるしきい値ばらつきを低減し、かつ、移動度の向上により高速度動作を可能にする。
Claim (excerpt)：
絶縁膜上の半導体層に形成されたMIS型半導体装置において前記半導体装置のチャネル端の導電不純物濃度を高くして反転層形成時の空乏層の厚さが前記半導体層の厚さよりも小さくなるように設定し、かつ、その他のチャネル領域は反転層形成時の空乏層の広がりにより前記半導体層表面から前記絶縁膜との界面まで完全に空乏化することを特徴とする半導体装置。
IPC (2)：
H01L 29/784
, H01L 21/265
H01L 29/78 311 H
, H01L 21/265 V
, H01L 21/265 A
